779 words
4 minutes
数字电路的静态原则与噪声容限

数字电路的静态原则与噪声容限#

在数字电路的世界里,我们需要将连续变化的模拟电压信号,简化为离散的、只有两种状态的数字信号,即逻辑 0 (低电平) 和逻辑 1 (高电平)。

阶段一:单一阈值的简单划分#

最直观的想法是设置一个中间值作为阈值。

核心思想:大于某个值就算 1,小于某个值就算 0,以此简化问题。

例如,在一个 0-5V 的系统中,我们可以将 2.5V 设为阈值。

  • 1 (高电平): > 2.5V
  • 0 (低电平): < 2.5V

单一阈值划分

这种方法的好处是,即使信号中存在一定的噪声,只要不跨越 2.5V 的阈值,就不会影响最终的逻辑判断。在这个模型中,逻辑 01 的噪声容忍值都是 2.5V。

带噪声的信号

问题: 如果信号恰好是 2.5V,接收端该如何判断?这个临界点非常不稳定。

阶段二:引入“禁区”提升稳定性#

为了解决临界点的问题,我们引入了一个“禁区” (Forbidden Region),也叫不确定区域。

改进思想:明确定义高、低电平的有效范围,中间地带的信号被视为无效。

例如,我们规定:

  • 1 (高电平): 3V 到 5V
  • 0 (低电平): 0V 到 2V
  • 禁区: 2V 到 3V (此范围内的信号接收端会拒绝解析)

带有禁区的划分

问题依然存在: 如果发送端和接收端使用完全相同的容忍区域,系统依然很脆弱。比如,发送端发出了一个 1.99V 的信号(合法的 0),但在传输过程中,一个 0.02V 的微小噪声就能把它推高到 2.01V,使其落入禁区,导致接收失败。

阶段三:最终方案——静态原则 (Static Discipline)#

最可靠的方案是让发送端接收端遵守不同的标准。

核心原则:发送端必须输出比接收端要求更“严格”、更“清晰”的信号,从而为噪声留出容忍空间。

具体实现如下:

  • 发送端 (Output) 输出的信号范围更窄,更靠近理想值。
  • 接收端 (Input) 能够接受的信号范围更宽,容忍度更高。

发送与接收的不同标准

这样就创造出了噪声容限 (Noise Margin),即信号在不引起逻辑错误的前提下所能容忍的最大噪声幅度。


标准术语定义#

为了精确描述这一原则,我们引入以下标准术语:

  • VOH (Voltage Output High): 发送端输出逻辑 1 时的最低电压。
  • VOL (Voltage Output Low): 发送端输出逻辑 0 时的最高电压。
  • VIH (Voltage Input High): 接收端识别为逻辑 1 时的最低电压。
  • VIL (Voltage Input Low): 接收端识别为逻辑 0 时的最高电压。

可靠的系统必须满足 VOH > VIHVOL < VIL

  • 高电平噪声容限 (NMH) = VOH - VIH
  • 低电平噪声容限 (NML) = VIL - VOL
数字电路的静态原则与噪声容限
https://mizuki.mysqil.com/posts/noise/
Author
Lain
Published at
2025-10-24
License
CC BY-NC-SA 4.0

Some information may be outdated

封面
示例歌曲
示例艺术家
封面
示例歌曲
示例艺术家
0:00 / 0:00